淘寶官方店     推薦課程     易迪拓培訓(xùn)     在線工具     聯(lián)系方式     關(guān)于我們  
　
　

推薦課程   ADS2011   |   HFSS   |   CST   |   Ansoft Designer   |   MWO2006   |   Ansoft全集  

　

臺(tái)灣射頻專業(yè)課程   |   微波測(cè)量操作培訓(xùn)   |   天線設(shè)計(jì)   |   Cadence Allegro   |   PADS2007 

專業(yè)、專注，成就你我！ E-mail：mweda@163.com， QQ：625774272
　

　


Cadence PCB 設(shè)計(jì)與制板
電子工業(yè)出版社
購買套裝 免費(fèi)贈(zèng)送電子版
　
　

        本書介紹Cadence公司的PCB設(shè)計(jì)工具，以實(shí)際PCB板的設(shè)計(jì)流程為例子，詳盡講解如何完成原理圖設(shè)計(jì)、原理圖符號(hào)的制作、PCB板元件的封裝設(shè)計(jì)、板框設(shè)定、元件的布局、PCB板的布線及輸出文檔。本書不僅介紹了PCB設(shè)計(jì)工具的使用方法，還介紹了高速PCB的設(shè)計(jì)理論。通過本書的學(xué)習(xí)，讀者可以掌握使用Cadence公司PCB工具設(shè)計(jì)高質(zhì)量PCB板的方法。本書力求簡明、實(shí)用、全面、系統(tǒng)，使讀者能在較短的時(shí)間內(nèi)掌握該設(shè)計(jì)工具的精髓。
        本書既適合于初學(xué)Cadence公司PCB設(shè)計(jì)工具的讀者，也適合于有一定電路板設(shè)計(jì)基礎(chǔ)的讀者。
        內(nèi)容目錄如下：

 　

　

　

 第1章 軟件安裝及License設(shè)置
1.1 概述
1.2 軟件安裝
1.3 License設(shè)置
第2章 用Capture進(jìn)行原理圖設(shè)計(jì)
2.1 原理圖設(shè)計(jì)規(guī)范
2.1.1 一般規(guī)則和要求
2.1.2 信號(hào)完整性及電磁兼容性考慮
2.1.3 PCB 完成后原理圖與PCB的對(duì)應(yīng)
2.2 設(shè)置原理圖設(shè)計(jì)工作平臺(tái)
2.2.1 設(shè)置顏色
2.2.2 設(shè)置格點(diǎn)屬性
2.2.3 雜項(xiàng)的設(shè)置
2.2.4 配置設(shè)計(jì)圖紙
2.2.5 設(shè)置其他參數(shù)
2.2.6 設(shè)置打印屬性
2.3 創(chuàng)建新設(shè)計(jì)
2.3.1 制作元件及創(chuàng)建元件庫
2.3.2 建立項(xiàng)目
2.3.3 繪制原理圖
2.3.4 創(chuàng)建分級(jí)模塊
2.3.5 標(biāo)題欄的處理
2.4 PCB層預(yù)處理
2.4.1 元件的屬性
2.4.2 添加文本和圖像
2.4.3 原理圖繪制的后續(xù)處理
2.4.4 生成網(wǎng)表
2.4.5 生成元件清單
2.4.6 設(shè)計(jì)重用
習(xí)題
第3章 Allegro的屬性設(shè)定
3.1 Allegro界面介紹
3.2 定制Allegro環(huán)境
3.2.1 設(shè)定Drawing Size
3.2.2 設(shè)定Drawing Options
3.2.3 設(shè)定Text Size
3.2.4 設(shè)定格點(diǎn)
3.2.5 設(shè)定Subclasses選項(xiàng)
3.2.6 設(shè)定B/BVia
3.2.7 電路板的預(yù)覽功能
3.2.8 設(shè)定自動(dòng)保存功能
3.3 定義和運(yùn)行腳本
3.4 設(shè)定工具欄
3.5 元件的基本操作
3.5.1 元件的移動(dòng)
3.5.2 元件的復(fù)制
3.5.3 元件的翻轉(zhuǎn)
3.5.4 元件的旋轉(zhuǎn)
3.5.5 元件的刪除
3.6 信號(hào)線的基本操作
3.6.1 更改信號(hào)線的寬度
3.6.2 刪除信號(hào)線
3.6.3 改變信號(hào)線的拐角
3.6.4 刪除信號(hào)線拐角
3.7 顯示詳細(xì)信息
3.8 編輯窗口控制
3.8.1 鼠標(biāo)按鈕功能
3.8.2 畫面控制
3.8.3 使用Stroke
3.8.4 設(shè)定快捷鍵
3.9 常用元件屬性
3.10 常用信號(hào)線屬性
3.10.1 一般屬性
3.10.2 長度屬性
3.10.3 等長屬性
3.10.4 差分對(duì)屬性
3.11 設(shè)定元件屬性
3.11.1 元件加入Fixed屬性
3.11.2 元件刪除Fixed屬性
3.11.3 設(shè)置信號(hào)線Min-Line-Width屬性
3.11.4 刪除信號(hào)線Min-Line-Width屬性
3.11.5 設(shè)定差分對(duì)屬性
習(xí)題
第4章 高速PCB設(shè)計(jì)知識(shí)
4.1 高速PCB的基本概念
4.1.1 電子系統(tǒng)設(shè)計(jì)所面臨的挑戰(zhàn)
4.1.2 高速電路的定義
4.1.3 高速信號(hào)的確定
4.1.4 傳輸線
4.1.5 傳輸線效應(yīng)
4.2 PCB設(shè)計(jì)前的準(zhǔn)備工作
4.2.1 設(shè)計(jì)前的準(zhǔn)備工作
4.2.2 電路板的層疊
4.2.3 串?dāng)_和阻抗控制
4.2.4 重要的高速節(jié)點(diǎn)
4.2.5 技術(shù)選擇
4.2.6 預(yù)布線階段
4.2.7 避免傳輸線效應(yīng)的方法
4.3 高速PCB布線
4.3.1 高速PCB信號(hào)線的布線基本原則
4.3.2 地線設(shè)計(jì)
4.4 布線后信號(hào)完整性仿真
4.4.1 布線后信號(hào)完整性仿真的意義
4.4.2 模型的選擇
4.5 提高抗電磁干擾能力的措施
4.5.1 需要特別注意抗電磁干擾的系統(tǒng)
4.5.2 應(yīng)采取的抗干擾措施
4.6 測(cè)試與比較
第5章 建立元件庫
5.1 基本概念
5.2 正方形有鉆孔的Padstack的建立方法
5.2.1 設(shè)定BEGIN LAYER層即TOP層
5.2.2 設(shè)定DEFAULT INTERNAL層
5.2.3 設(shè)定END LAYER層
5.2.4 設(shè)定SOLDERMASK_TOP層
5.2.5 設(shè)定SOLDERMASK_BOTTOM層
5.2.6 查看報(bào)表
5.3 圓形有鉆孔的Padstack的建立方法
5.4 SMT的Padstack的建立方法
5.5 Thermal Relief的元件的建立方法
5.6 手工建立DIP14元件的方法
5.7 利用向?qū)ЫOIC14元件的方法
習(xí)題
第6章 電路板的建立
6.1 建立Mechanical Symbol
6.2 建立電路板
6.3 放置定位孔元件
6.4 放置光學(xué)定位元件
6.5 設(shè)置工作格點(diǎn)
6.6 設(shè)定擺放區(qū)間
6.7 設(shè)定預(yù)設(shè)DRC值
6.8 設(shè)定預(yù)設(shè)貫穿孔
6.9 增加走線內(nèi)層
6.10 讀入Netlist
6.10.1 Orcad Capture線路圖
6.10.2 讀入Netlist
習(xí)題
第7章 設(shè)計(jì)規(guī)則的設(shè)置
7.1 Allegro中約束規(guī)則的設(shè)置
7.2 設(shè)置默認(rèn)規(guī)范
7.3 設(shè)置和賦值高級(jí)間距規(guī)范
7.3.1 設(shè)定間距規(guī)范值（Set values）
7.3.2 設(shè)定間距的Type屬性
7.3.3 添加規(guī)范值
7.3.4 設(shè)定Assignment table
7.4 設(shè)置和賦值高級(jí)物理規(guī)范
7.4.1 設(shè)定物理規(guī)范網(wǎng)絡(luò)屬性
7.4.2 添加規(guī)范值
7.4.3 設(shè)置Assignment table
7.5 建立設(shè)計(jì)規(guī)范的檢查
習(xí)題
第8章 擺放元件（布局）
8.1 手動(dòng)擺放元件
8.2 自動(dòng)擺放元件
8.3 隨機(jī)擺放
8.4 自動(dòng)布局
8.5 設(shè)定ROOM
8.6 擺放調(diào)整
8.7 交換（Swap）
8.7.1 管腳交換（Pins Swap）
8.7.2 功能交換（Functions Swap）
8.7.3 元件交換（Compoments Swap）
8.7.4 自動(dòng)交換（Auto Swap）
8.8 未擺放元件報(bào)表
8.9 已擺放元件報(bào)表
習(xí)題
第9章 原理圖與Allegro的交互參考
9.1 原理圖交互參考的設(shè)置方法
9.2 Capture與Allegro的交互
習(xí)題
第10章 建立電源/接地層
10.1 準(zhǔn)備工作
10.2 鋪設(shè)VCC層面
10.3 鋪設(shè)GND層面
習(xí)題
第11章 布線
11.1 布線的基本原則
11.2 布線的相關(guān)命令
11.3 設(shè)定線寬屬性
11.4 控制飛線的顯示
11.5 高亮與反高亮
11.5.1 高亮元件
11.5.2 反高亮元件
11.6 手工布線
11.7 設(shè)定手工布線的其他參數(shù)
11.7.1 定義所走過線的長度
11.7.2 設(shè)定某兩個(gè)元件或某個(gè)網(wǎng)絡(luò)的延遲時(shí)間
11.8 扇出布線（Fanout By Pick）
11.9 指定網(wǎng)絡(luò)或元件布線（Route Net(s) By Pick）
11.10 繞線布線（Elongation By Pick）
11.11 45°角布線調(diào)整（Miter By Pick）
11.12 手工布線調(diào)整
11.12.1 調(diào)整線段
11.12.2 調(diào)整貫穿孔
11.13 自動(dòng)布線
11.14 用SPECCTRA軟件進(jìn)行布線
11.15 自動(dòng)布線調(diào)整
11.16 覆銅
11.16.1 動(dòng)態(tài)銅箔和靜態(tài)銅箔的區(qū)別
11.16.2 顯示熱焊盤
11.16.3 改變DRC和顯示設(shè)置
11.16.4 編輯GND層
11.16.5 編輯Copper void
11.16.6 孤銅的處理
11.16.7 銅箔的Report功能
習(xí)題
第12章 加入測(cè)試點(diǎn)
12.1 自動(dòng)加入測(cè)試點(diǎn)
12.2 手工加入測(cè)試點(diǎn)
12.3 手動(dòng)刪除測(cè)試點(diǎn)
習(xí)題
第13章 后處理和Back Annotation
13.1 元件序號(hào)的重排
13.2 文字面調(diào)整
13.3 生成鉆孔圖
13.4 Back Annotation
習(xí)題
第14章 產(chǎn)生底片文件及報(bào)表
14.1 NC鉆孔文檔
14.2 NC加工數(shù)據(jù)
14.3 設(shè)定Aperture文件
14.4 產(chǎn)生底片
14.5 產(chǎn)生報(bào)表
習(xí)題
附錄A Allegro工具欄的中英文對(duì)照
附錄B 封裝類型、名稱和代號(hào)
B.1 PCB封裝的類型
B.2 封裝名稱
B.3 封裝代號(hào)
B.4 集成電路封裝圖示
B.5 集成電路引出端的編號(hào)和識(shí)別標(biāo)志
B.6 封裝外形尺寸符號(hào)的含義
B.7 封裝結(jié)構(gòu)中幾個(gè)外形尺寸的說明
B.8 封裝的標(biāo)準(zhǔn)依據(jù)
B.9 各種封裝的外形尺寸
B.10 集成電路各類封裝及引線系列索引
B.11 國際上一種新的集成電路封裝命名規(guī)則介紹
參考文獻(xiàn)
　

【Cadence Allegro PCB設(shè)計(jì)學(xué)習(xí)培訓(xùn)課程套裝...】

【更多Cadence Allegro 相關(guān)文章...】
　
　

Copyright © 2006 - 2013   微波EDA網(wǎng), All Rights Reserved    業(yè)務(wù)聯(lián)系：mweda@163.com      滬ICP備05048810號(hào)