芯片封裝S參數(shù)提取方法（一） - CST差分線S參數(shù)仿真實(shí)例
本期介紹CST在EDA領(lǐng)域里的應(yīng)用案例—芯片封裝S參數(shù)提取。在信號(hào)完整性仿真中，S參數(shù)是一切鏈路仿真的基礎(chǔ)，CST軟件在信號(hào)完整性領(lǐng)域里有著非常強(qiáng)大的實(shí)力。在介紹案例之前，先介紹一下CST軟件在EDA里的優(yōu)勢。
（1）強(qiáng)大穩(wěn)定的Layout導(dǎo)入能力，不僅支持市面上幾乎所有的layout工具，并且能快速轉(zhuǎn)換成三維模型，并自動(dòng)劃分網(wǎng)格。
（2）完備的仿真技術(shù):在EDA三維仿真領(lǐng)域，獨(dú)家的時(shí)域求解器（FIT）和PBA網(wǎng)格技術(shù)能處理任意復(fù)雜的結(jié)構(gòu)，由于時(shí)域算法對(duì)計(jì)算資源的要求沒有頻域有限元那么大，可以仿真非常高頻的EDA問題。同時(shí)CST也具有頻域有限元算法作為低頻EDA部分仿真的補(bǔ)充。兩種算法可以相互驗(yàn)證，提升工程師的信心。
還有其他的優(yōu)勢如TDR仿真，獨(dú)家的SPICE模型提取工具IdEM等，放到后續(xù)相關(guān)題目時(shí)再談，我們先進(jìn)入正題。
模版選擇
和其他仿真一樣CST仿真芯片封裝時(shí)也提供仿真模版，選擇模版可以簡化用戶對(duì)仿真參數(shù)的設(shè)置。這里模板選擇寬帶模型提取如下圖片所示：
這里我們選擇封裝，如下圖所示：
其他選擇不一一贅述了，選擇時(shí)域算法，單位和頻率范圍如下圖所示：
因?yàn)槭前咐谱?，我這里選擇到10GHz，用戶可以根據(jù)實(shí)際需要，選擇更高的頻率仿真。然后點(diǎn)擊Finish完成模版制作。
EDA（芯片）文件導(dǎo)入
可以直接將EDA仿真文件直接拖拽到窗口內(nèi)然后放開鼠標(biāo)（drag&drop）來導(dǎo)入EDA文件，如下圖所示：
也可以通過點(diǎn)擊Modeling選項(xiàng)卡下的Import，并選擇EDA文件，本例中導(dǎo)入的是Candence的*.sip文件，如下圖所示：
點(diǎn)擊打開后，會(huì)彈出CST EDA-import的界面，如下圖所示：
在這個(gè)界面下，可以設(shè)置包括堆疊材料特性、厚度、銅箔、鍵合絲、焊球、焊盤尺寸等各種信息。當(dāng)然如果這些在設(shè)計(jì)時(shí)候已經(jīng)設(shè)置好，導(dǎo)入后就不需要更改了。如本例中從模型的倒裝芯片層到BGA層，都可以自定義材料特性、厚度，銅箔的形狀等，如下圖所示：
自動(dòng)端口設(shè)置
例如我們要仿真提取其中一對(duì)差分對(duì)的S參數(shù)，TXDATA0+和TXDATA0-，這對(duì)線從倒裝芯片的RDL層到BGA焊球的鏈路，我們?cè)赑CB Preview頁下的Net highlighting勾選要仿真的線，此時(shí)這對(duì)線會(huì)在預(yù)覽圖中，高亮顯示，如下圖所示：
點(diǎn)擊Ports，勾選Only show pins of selected nets，此時(shí)只會(huì)顯示勾選的網(wǎng)絡(luò)，點(diǎn)擊->，將這對(duì)差分線的四個(gè)pin，自動(dòng)設(shè)置為單端port，如下圖所：
點(diǎn)擊Ref.net，本例中，將單端port的參考地設(shè)置為VSS，點(diǎn)擊如下圖所示：
設(shè)置完成后的端口界面，如下圖所示：
點(diǎn)擊OK，此時(shí)預(yù)覽圖中，出現(xiàn)了自動(dòng)設(shè)置的4個(gè)單端Port，如下圖所示：
其中，需要點(diǎn)Specials按鈕，對(duì)端口進(jìn)行如下設(shè)置，軟件會(huì)自動(dòng)在芯片層和靠近BGA層處生成兩個(gè)接地平面，并將所有的GND網(wǎng)絡(luò)與其自動(dòng)連接，如下圖所示：
點(diǎn)擊OK，EDA就完全導(dǎo)入為3D模型到CST微波工作室中了，如下圖所示：
例如我們要仿真提取其中一對(duì)差分對(duì)的S參數(shù)，TXDATA0+和TXDATA0-，這對(duì)線從倒裝芯片的RDL層到BGA焊球的鏈路，如下圖所示：
BGA處的端口是自動(dòng)添加在BGA焊球和輔助接地平面之間，BGA的GND網(wǎng)絡(luò)，自動(dòng)與該輔助接地平面連接，如下圖所示：
點(diǎn)擊View選項(xiàng)卡下的Axes Scaling按鈕，放大Z軸方向的視圖，如下圖所示：
我們可以看到，在視圖中，F(xiàn)lip-Chip（倒裝芯片）處也自動(dòng)添加了一個(gè)輔助平面，將端口3和端口4自動(dòng)添加在RDL層與輔助接地面之間，同時(shí)輔助接地面與Net中的接地網(wǎng)絡(luò)自動(dòng)連接，如下圖所示：
本案例中4個(gè)離散面端口都是自動(dòng)設(shè)置的，如下圖所示:
本例中，我們將頻率范圍設(shè)置為0GHz-10GHz，邊界條件Open add space，此時(shí)這對(duì)差分線上的網(wǎng)格細(xì)節(jié)，如下圖所示：
仿真結(jié)果和提取S參數(shù)
點(diǎn)擊時(shí)域求解器，運(yùn)行仿真，如下圖所示：
得到S參數(shù)結(jié)果，如下圖所示：
點(diǎn)擊Post-Processing選項(xiàng)卡下的Import/Export按鈕，選擇Export TOUCHSTONE...，如下圖所示：
在下圖中，點(diǎn)擊OK，如下圖所示：
并保存*.s4p，如下圖所示：
這樣就提取了芯片封裝上這一對(duì)差分線，四個(gè)單端端口的S參數(shù)了。
小結(jié)
本期完成了芯片封裝S參數(shù)提取的仿真過程。后續(xù)我們還會(huì)介紹如何用提取的S參數(shù)做信號(hào)完整性的仿真。
