請教port的參考電阻問題
我在做天線仿真時(shí)，初始建模把端口設(shè)為waveport，參考電阻50歐姆，畫出來的S11中心頻率98GHz，S11的dB表示為-8dB,試著在waveport的后處理選項(xiàng)中把參考電阻改為100歐姆，發(fā)現(xiàn)S11的plot中心頻率變?yōu)?7GHz,-12dB。
我想請問兩個(gè)問題：
1.出現(xiàn)上述結(jié)果的原因是什么呢？小女子微波知識匱乏，只知道S參數(shù)有一個(gè)叫做renormalize的歸一化參數(shù)，但不知道此歸一化和port的參考電阻有什么樣子的具體關(guān)系？比如是不是兩者有具體的公式聯(lián)系？
2.port的參考電阻指的就是該port的端口電阻嗎？比如我把port1(激勵(lì)源端)設(shè)為50歐姆，是不是表示激勵(lì)源的電阻就是50歐呢？要是我想把負(fù)載電阻設(shè)做100歐姆，是不是也只要把代表負(fù)載端的port設(shè)作100歐姆？
煩請知情者替小妹解釋解釋，不勝感激！
s11=Γ=(Zin-Z0)/(Zin+Z0)，表示天線的電壓反射系數(shù)，你畫出的曲線為回波損耗曲線，回波損耗為
10log（s11模的平方），Zin為天線阻抗，Z0為PORT參考阻抗，也就是PORT下面?zhèn)鬏斁€的特性阻抗。
你可以看一下，Zin不變，Z0變了（50歐姆—100歐姆），顯然S11要發(fā)生變化。
第一個(gè)問題： 那個(gè)歸一化就是指Zin相對于Z0的歸一化，即z in=Zin/Z0，你的Z0變了，歸一化參數(shù)肯定要變，即s11=(zin-1)/(zin+1)會變。
第二個(gè)問題：PORT的參考電阻表示在實(shí)際當(dāng)中PORT 下面要接傳輸線的特性阻抗，傳輸線的特性阻抗一般為固定的，多數(shù)為50歐姆，也有100歐姆或者75歐姆等的。一般做天線，你的天線阻抗是要像參考電阻看齊的，而不是PORT參考電阻像設(shè)計(jì)天線阻抗看齊。也就是說盡量使得設(shè)計(jì)天線的輸入阻抗與參考阻抗相等，這樣才能夠使得天線的反射系數(shù)最小，它的效率才會最高。
以上回答，羅里羅唆，只想對樓主有幫助，到會叫一些微波、天線大拿見笑
非常感謝前面的xxgcatz，原來我之前拿port的阻抗去匹配天線是犯了大錯(cuò)嘿，
受益匪淺！xxgcatz真是好心人，再次感謝：）
呵呵。一般在天線的后面都要加一段阻抗變換電路的。呵呵
二樓說的不錯(cuò)，頂一個(gè)！
二樓講的有幾分道理, 也不全然正確, 設(shè)計(jì)天線時(shí),天線的阻抗應(yīng)該與接收機(jī)的輸入阻抗匹配(包括饋線部分). 在接收機(jī)的阻抗固定情況下,只能通過調(diào)整天線的阻抗來實(shí)現(xiàn)了,譬如RFID中的標(biāo)簽天線設(shè)計(jì).標(biāo)簽天線直接與芯片相連, 而芯片的輸入阻抗已經(jīng)固定,且大多數(shù)情況下都是復(fù)阻抗. 這是的端口設(shè)置方式也不能按二樓的方式來理解. 我在實(shí)踐中遇到了上述一些情況,拿出來跟大家討論討論.
大家有什么不同意見?
5樓的意思不就是說明有時(shí)要在天線與饋線間加入匹配網(wǎng)絡(luò)嘛。
也可以這樣理解, 但這時(shí)的匹配網(wǎng)絡(luò)和天線已經(jīng)是一個(gè)整體, 單純地從天線地輸入端口阻抗來理解更直接.
因?yàn)樵赗FID標(biāo)簽中, 芯片直接與標(biāo)簽天線相連, 芯片地面積很小, 可以用集總端口來替代, 這時(shí)為了使標(biāo)簽得到好的讀寫效果, 就必須把天線的輸入阻抗設(shè)計(jì)成芯片的共軛阻抗形式. 就譬如直接用偶極子跟芯片相連, 你把哪部分看成是饋電網(wǎng)絡(luò)呢???
我想如果是這樣的話，肯定是要不天線本身輸入阻抗設(shè)計(jì)為共軛阻抗。要不中柬加入一個(gè)阻抗轉(zhuǎn)換網(wǎng)絡(luò)。但肯定的是， 與源的阻抗的某種關(guān)系是最終目標(biāo)。 ，并且7樓說的饋電網(wǎng)絡(luò)應(yīng)該指的是的外界激勵(lì)吧。一般RFID里的標(biāo)簽是無源的嗎？呵呵，我不做這方面，只是原來看過這方面東東，大概記得。他從外界得到的能量并用一個(gè)電抗元件儲存起來以便完成一次問答過程。是不是這樣？請指教了！，7樓同志
無源RFID標(biāo)簽的基本原理正如8樓描述的那樣, 由于芯片面積很小, 絕大部分電子標(biāo)簽采用講芯片引腳直接和天線焊接在一起, 這時(shí)為了很好的匹配, 天線的阻抗就需要設(shè)計(jì)成芯片輸入阻抗的共軛形式, 而略去匹配網(wǎng)絡(luò).才能將標(biāo)簽做小.
